高精度倍频器/分频时钟信号脉冲发生器 全数字锁相环ADPLL模块

【最新板卡规格书】百度云盘下载链接：http://picimg.witcp.com/pic/pan.baidu.com/s/1sklMICX

本板卡配套规格书链接：http://picimg.witcp.com/pic/www.docin.com/p1-1415825835.html（仅供阅读，拍下板卡赠送）

注意：（1）成品板卡上的处理器芯片，出货时已经用黑色灌封胶封住，外观会很丑的，（实物请参数主图第二张与第三张样图，或下图）以起到一定的保护作用

          （2）模块设计虽然使用简单，而且功能都非常实用，但那是基于用户比较了解本模块的条件下，因此，请务必在拍下板卡前仔细阅读上述链接中规格书，其中有一些计算公式或方法，我们已经用通俗易懂的图文方式详细加以阐述，用户得先做一些了解或有一定的基础~~（上传的是初版规格书，不是最新的，但足以说明本板卡用途）

          （3）板卡两边各有四个单排插针孔，两边最外层单排插孔均为公共地，可焊接插针代替定位孔柱

          （4）本模块只是利用全数字锁相环ADPLL的原理进行倍频，但不可以做锁相应用，只能用做倍频或分频；

           （5）倍频通道与分频道部分完全独立，只进行倍频或分频操作，就只需要设置倍频系数或分频系数即可，如果需要分频后再倍频或倍频后再分频这样的应用，需要将一个通道输出信号接到另一个通道对应的输入引脚；

           （6）倍频输出不可能一直精确为某一个值，它总是在某一个固定值左右变化，这是正常的，因为输出总是在持续不停地根据输入信号进行对比结果再进行调整

傻瓜型易使用 高精度倍频器/分频时钟信号脉冲发生器 全数字锁相环ADPLL架构模块 

板卡尺寸：43.4*40.6mm

供电电压：+3.3V（输入信号亦不可超过此值）

板载晶振：50MHz

用途：可用于时钟信号倍频，或对输入信号分频

性能 ：（1）全数字锁相环倍频，高精度倍频系数2、2.5、3、3.5、4、4.5、..........32767（可小数或整数倍频），对输入时钟信号占空比无要求

           （2）分频系数2、3、4、5、6、7、8.....65535（即2的16次珐

           （3）50Hz固定频率方波互补信号输出（供用户测试或二次处理）

 注意：（1）倍频时钟输出在输入信号的第5个周期后才开始输出真正的倍频信号，因内部需要一定周期用算法确定当前用户输入信号的频率，再进行持续跟踪

           （2）最低输入信号最好不小于1Hz（可稍小于），倍频输出信号最好不大于10MHz（可稍大于），比如不可能将输出倍频到100MHz，也不可能将0.001Hz进行倍频（可稍超出范围的意思是：实际范围会大一些，但出货不测试此范围之外的数据）

           （3）倍频精度与倍频系数无关，与倍频输出频率有关，输出频率越高，相应的精度会降低（算法会将低位截掉），比如10Hz倍频到1K的精度比倍频到1M要高，规格书中的典型值仅供参考

           （4）规格书中倍频系数仅供参考，实际使用时，可算出大概值，再调整低位进行微调即可

板卡验证：板卡本身出货时已使用跳帽配置好，上电即可使用，同时板卡的LED在不停地慢闪（约0.2Hz），插上或拔下任意一个跳帽，LED灯将立刻进行状态翻转，指示用户该引脚设置正常；另外，左边的分频器默认配置为时钟生成模尸对50MHz进行50000分频，即输出1KHz（1KHz要选择好点的示波器，因为输出是一个窄脉冲，也可以直接测量左边的2分频方波输出，即500Hz）；右边的倍频器默认配置为2500倍频，将模块固定输出的50Hz时钟接到倍频输入引脚，即可输出125KHz左右频率的方波时钟，用示波器即可观察

灌胶出货的实物如下图所示：